Synopsys
합성할 때 시뮬레이션에 사용한 list을 이용하기
합성 스크립트 만들다가 얼마전에 모 선배가 합성에 필요한 파일 리스트 만드는 거 귀찮다고 한 것이 기억나서 만들어봤습니다.
뭐, TCL을 사용하시는 분들이면 다들 생각하실 만한 것이라 팁이라고 할 것 까지야 없겠습니다만, 처음 접하시는 분들에게는 도움이 될 것 같아서 올립니다.
보통 ncverilog로 시뮬레이션 할때 (다른 것도 마찬가지지만…), .f 파일로 불리는 파일리스트를 만들어서 사용하는데, 합성할때 이걸 왠만하면 사용할 수 있습니다.
Chip IDEA가 MIPS에서 Synopsys로 넘어갔군요.
IP 업계에서는 꽤나 유명한 ChipIDEA가 몇년전에 MIPS로 인수되더니만, 어제는 다시 Synopsys로 인수되었다고 하네요. ChipIDEA 는 아날로그 IP 분야에 있어서 상당한 이름을 가지고 있고, 거기에 걸맞는 상당한 가격(?)을 가지고 있는 회사이기도 하지요. 2007년인가 MIPS로 인수되어 MIPS Analog business group(ABG)이라는 이름으로 사업을 전개해왔었는데, 이번에 시납시스로 인수된 것이지요.
책 몇가지
ASIC/processor 관련 책을 많이 보시라는 이야기를 해 드리고 있습니다만, 책이 워낙에 비싸죠. 모모 사이트와 당나귀를 적절히 이용하면 왠만한 책은 pdf로 구할 수도 있습니다만..
클리앙에서 http://www.scribd.com/ 라는 곳에 대한 소개가 있어서 가 봤는데, 괜찮은 책이 많군요. Google 검색을 통해서 갔을때는 그냥 단순히 리포트같은거 모아둔 사이트라고 생각했는데..
잠깐 검색해서 보이는 책 몇권 소개해 드릴께요.
Synopsys 버전을 찾아보기..
·802 단어수·2 분·
loading
Solvnet newsletter으로 보내진 reference script를 보다보니, 세상이 많이 바뀌긴 한거 같습니다. ^^;
Doony님께서도 블로그에 쓰셨습니다만, 저희도 Synopsys의 Design Compiler에 대한 의존도가 높다보니, Reference Methdology에 대하여 관심을 가지지 않을 수 없지요.
Design Compiler를 여러가지 버젼을 혼용하는 환경에서는 하나의 스크립트로 통합하여 사용하는데 어려움을 겪을 수도 있는데요.. (음.. 실제적으로 한 회사내에서 혼용하는 경우는 적겠지만, 저희 같은 경우는 IP 제공이 주된 업무이다보니, 버전을 적게 타는 스크립트를 주로 생각하게 되죠..)
Low Power Methodology Manual 무료 배포!
지난 DAC07 best selling book에서 1위를 차지한 Low Power Methodology Manual(이하 LPMM)이 synopsys를 통하여 무료 배포되고 있습니다.
단, Solvnet에 등록 아이디를 가지신 Synopsys 고객분들에 한하여 배포되며, Printing이나 Copy등이 불가능한 버전입니다.
게다가, 각 파일마다 personalized(어떻게 했는지는 모르겠습니다만)되어 있어서, 배포하면 걸린다더군요.
Synopsys Discovery Seminar
··524 단어수·2 분·
loading
5월 11일에 Discovery seminar가 COEX에서 있습니다. 개인적으로는 요즘 최대의 관심 분야가 저전력과 functional verification인데, VMM에 대해서 집중적으로 다룰 예정이라 아주 구미를 자극하고 있습니다. 대략 90%는 참석할 예정입니다. (10%는 회사의 사고에 대비해서..^^;)
참석하고 나서, 대충 요약해서 올리도록 하지요.
Verilog와 VHDL.. Simulator/Verfication 툴 점유율
·3231 단어수·7 분·
loading
이 포스팅은 DVCon07에서 ESNUG의 John Cooley가 참석자 800여명을 대상으로 조사한 내용을 바탕으로 하고 있으므로, 전체 시장 점유율이나 비중을 반영한다고 이야기할 수는 없습니다. 하지만, DVCon에 참석하는 사람들이 각 사의 funcational verification을 담당하고 있는 사람이 대부분이라는 점에서 이쪽 분야의 “향후” 경향을 대변하는데는 부족함이 없을 것이라 생각됩니다. Verilog HDL이 대세다! # 이 이야기는 제 Blog전반에 걸쳐서 몇번 이야기 했었습니다. HDL을 배우고 사용하는데 있어서 Verilog HDL이 대세라는 것이지요. John Cooley는 VHDL을 고수하는 업체는 미군과 계약하고 일하는 업체나 일부 유럽 회사밖에는 없다고 이야기합니다. (VHDL을 미국방부에서 만들었으니 아직도 이쪽에 납품하려면 써야 하나봅니다.)
EDA, Foundary 모두 성장한 한해 2006년
관련 새소식은 아닙니다만..
2006년에는 전반적으로 EDA 업체나 foundary 업체나 매출이 대략 15%이상씩 증가한 것으로 보고되었습니다.
그런데, 실제로 돈을 벌었냐.. 라는 말로 넘어가면 좀 이야기가 달라지는데요..
소위 EDA업계의 big 3라고 이야기되는 Cadence, Synopsys, Mentor의 경우 상당한 수익이 난 반면..
소위 Foundary big 3라고 이야기되는 TSMC, UMC, Chartered의 경우 수익이 많이 악화되었죠.
(물론 case-by-case 입니다.)
시납시스 세미나가 있습니다.
시납시스에서 저전력 분야에 대한 설계 세미나(실제적으로는 툴 소개겠지요?)가 있습니다.
작년에도 참가하긴 했었는데.. 작년과 비슷한 내용이 아닐까.. 라는 선입견이 약간 생깁니다.
시납시스의 저전력 세미나는 최신 경향을 받아들이기는 좋은데, 문제는 synopsys에서 제안하는 methodology를 지원하는 fab이 TSMC, UMC정도 밖에 없고.. 이 methodology를 지원하는 라이브러리를 사용하려면 추가 NRE를 내야 하는 경우가 많다는 점이겠지요. (즉, 대기업의 methodology team이 아니면 해당 기법을 바로 받아들이기가 상당히 어렵다는 말이 됩니다.)