본문으로 건너뛰기
Background Image

Cadence

Verilog와 VHDL.. Simulator/Verfication 툴 점유율
·3231 단어수·7 분· loading
이 포스팅은 DVCon07에서 ESNUG의 John Cooley가 참석자 800여명을 대상으로 조사한 내용을 바탕으로 하고 있으므로, 전체 시장 점유율이나 비중을 반영한다고 이야기할 수는 없습니다. 하지만, DVCon에 참석하는 사람들이 각 사의 funcational verification을 담당하고 있는 사람이 대부분이라는 점에서 이쪽 분야의 “향후” 경향을 대변하는데는 부족함이 없을 것이라 생각됩니다. Verilog HDL이 대세다! # 이 이야기는 제 Blog전반에 걸쳐서 몇번 이야기 했었습니다. HDL을 배우고 사용하는데 있어서 Verilog HDL이 대세라는 것이지요. John Cooley는 VHDL을 고수하는 업체는 미군과 계약하고 일하는 업체나 일부 유럽 회사밖에는 없다고 이야기합니다. (VHDL을 미국방부에서 만들었으니 아직도 이쪽에 납품하려면 써야 하나봅니다.)
EDA, Foundary 모두 성장한 한해 2006년
·681 단어수·2 분· loading
관련 새소식은 아닙니다만.. 2006년에는 전반적으로 EDA 업체나 foundary 업체나 매출이 대략 15%이상씩 증가한 것으로 보고되었습니다. 그런데, 실제로 돈을 벌었냐.. 라는 말로 넘어가면 좀 이야기가 달라지는데요.. 소위 EDA업계의 big 3라고 이야기되는 Cadence, Synopsys, Mentor의 경우 상당한 수익이 난 반면.. 소위 Foundary big 3라고 이야기되는 TSMC, UMC, Chartered의 경우 수익이 많이 악화되었죠. (물론 case-by-case 입니다.)
Cadence Technology on Tour
··1645 단어수·4 분· loading
오늘 있었던 시납시스 세미나에 이어, 케이던스 세미나 공고 입니다. Synopsys 세미나는 회사 업무때문에 부득이하게 못갔습니다. UDF에 대한 이야기가 있었다고 하던데, 회사 후배들이 가서 자료만 좀 봤습니다. 케이던스도 역시 저전력에 힘을 기울이고 있죠? (format 전쟁중이기도 하구요 ^^; 아쉽게도 행정적인 문제로 IEEE 표준에서 약간 밀린 느낌이 있습니다만..) 관심있으신 분은 참석하세요..
Fab과 EDA 업체들.. Fab은 울고.. EDA는 웃고?
EETimes의 RSS newsfeed를 보고 있노라면, 때가 때인지라 요즘 3/4분기 매출현황들이 이곳 저곳에서 발표되고 있습니다. 뭐, 공돌이라 사실 매출에 별 관심 없기에 별로 신경 안쓰고 제목정도만 보고 있는데요.. 재미있게도 파운드리 회사들은 대부분 매출 실적이 별로인데 반해서, EDA는 실적이 나쁘지 않더군요.. 그래서 좀 봤습니다. 파운드리쪽을 보면… SMIC는 적자라고하고, TSMC는 흑자폭이 줄어들었다고 하네요.. 아, UMC는 매출이 늘었다네요.. 국내 Fab인 동부 전자는 어떤지 모르겠네요. 작년에는 8위 였는데 말입니다. 종합 반도체 회사인 삼성이나 매그나 칩같은 곳은 따로 매출/수익률 발표가 안되는지 모르겠구요..(매그나 칩은 작년 5위였네요!) GSMC, Siltera같은 신생 Fab이 어떤지도 궁금한데.. 별 소식은 없습니다. (아 검색해보니 GSMC가 2004년에는 가장 성장한 파운드리사로 선정되어 있네요.. ^^; 저희 회사에서는 GSMC 라이브러리 버그땜에 고생한 경험이 있어서 -_-;)