본문으로 건너뛰기
Background Image

저전력

시납시스 세미나가 있습니다.
·529 단어수·2 분· loading
시납시스에서 저전력 분야에 대한 설계 세미나(실제적으로는 툴 소개겠지요?)가 있습니다. 작년에도 참가하긴 했었는데.. 작년과 비슷한 내용이 아닐까.. 라는 선입견이 약간 생깁니다. 시납시스의 저전력 세미나는 최신 경향을 받아들이기는 좋은데, 문제는 synopsys에서 제안하는 methodology를 지원하는 fab이 TSMC, UMC정도 밖에 없고.. 이 methodology를 지원하는 라이브러리를 사용하려면 추가 NRE를 내야 하는 경우가 많다는 점이겠지요. (즉, 대기업의 methodology team이 아니면 해당 기법을 바로 받아들이기가 상당히 어렵다는 말이 됩니다.)
저전력 설계 기법..
·1045 단어수·3 분· loading
아무래도 ASIC의 존재 이유가 월등한 성능이라는 측면보다는 비용과 전력소모라는 쪽으로 이동하고 있는 시대이다 보니, 저전력 설계라는 것이 중요한 이슈가 되고 있습니다. 저도 예전에 석사시절에 저전력 CAD도구를 주제로 논문을 썼었는데, 그때 제가 잠정적으로 내린 결론은 이미 만들어진 아키텍쳐에서 RTL수준에서 해낼 수 있는 저전력 설계란 제한적이다.. 라는 사실입니다.