세미나

Tool Vendor들의 세미나 계절인지라, Mentor도 검증 관련 세미나를 하는군요. 관심있으신 분은 참고하세요. 행사 일정: 5월 16일/ 임페리얼 펠리스 호텔 행사 등록: http://mentorkr.com/event/200705/form.html 오늘날의 SoC 디자인은 전체 SoC Verification 플로우 측면에서 최적의 효율성과 능률성을 가져올 수 있는 솔루션을 필요로 하고 있습니다. Mentor Graphics는 ESL(electronic system level design) 및 High-level-synthesis technology, 그리고 Advanced verification platform, Assertion-based verification, DFT 등의 업계 선도적인 verification 솔루션들을 통하여, 디자인 효율 및 생산성을 향상시키기 위한 다양하고 새로운 기술과 방법론을 데모와 함께 선 보일 예정입니다.

오늘 있었던 시납시스 세미나에 이어, 케이던스 세미나 공고 입니다. Synopsys 세미나는 회사 업무때문에 부득이하게 못갔습니다. UDF에 대한 이야기가 있었다고 하던데, 회사 후배들이 가서 자료만 좀 봤습니다. 케이던스도 역시 저전력에 힘을 기울이고 있죠? (format 전쟁중이기도 하구요 ^^; 아쉽게도 행정적인 문제로 IEEE 표준에서 약간 밀린 느낌이 있습니다만..) 관심있으신 분은 참석하세요..

시납시스에서 저전력 분야에 대한 설계 세미나(실제적으로는 툴 소개겠지요?)가 있습니다. 작년에도 참가하긴 했었는데.. 작년과 비슷한 내용이 아닐까.. 라는 선입견이 약간 생깁니다. 시납시스의 저전력 세미나는 최신 경향을 받아들이기는 좋은데, 문제는 synopsys에서 제안하는 methodology를 지원하는 fab이 TSMC, UMC정도 밖에 없고.. 이 methodology를 지원하는 라이브러리를 사용하려면 추가 NRE를 내야 하는 경우가 많다는 점이겠지요. (즉, 대기업의 methodology team이 아니면 해당 기법을 바로 받아들이기가 상당히 어렵다는 말이 됩니다.)