Posts
2006
에이.. 칩 좋다고 성공합니까?
여러가지 칩들 중에 버그가 많은 칩이 존재한다는 건 이미 알려진 이야기지요..
그중에 소프트웨어적으로 회피할 수 없는 심각한 문제를 숨기고 있는 칩도 있구요..
그럼에도 성공하는 칩이 있습니다.
버그 없고 잘 나온 칩인데 실패하는 칩도 있습니다.
성공하는 칩은 적절한 시점에 적절한 가격으로 출시된 경우가 대부분입니다.
칩이 기획되고 나와 상용화까지가는데, 최소 1년, 길면 2~3년이라고 보면 성공한 칩은 “미래에 대한 예측에 성공했다”고 보는 것이 옳을 것입니다.
유용한 기술동향 정보.. IITA 주간 기술 동향..
논문이건 제안서건..
빠지지 않고 들어가야 하는 것이 바로 기술 동향입니다.
내가 이러 저러한 걸 하려고 하는 건 이런 기술 동향에 의한 것이다라는 걸 주장해야 하기 때문이죠.
사실 이런 시장 조사라던지 마켓 예측에 있어서 가장 유명한 곳은 gartner group인 것으로 알고 있습니다. 전기/전자쪽의 CMP group의 보고서도 있구요. 중요한 건 두 가지 소스 모두 참조하기 위해서는 엄청난 가격을 지불해야 한다는 점입니다.
Power Format간의 대결..표준으로 가기 위한 노력
·931 단어수·2 분·
loading
참 오랫만에 11시 이전에(그래야봤자 10시 55분입니다만..) 집에 들어왔습니다.
요즘 여러가지 일로 나태했던 벌을 받고 있는듯 하게, 일이 몰려온 관계로 포스팅이 거의 안 이루어지고 있습니다.
여하튼, 오늘할 이야기는.. power format에 대한 이야기입니다.
최근에 들어 EETimes기사를 보고 있자면, 다양한 standard이지요에 대한 donation소식이 속속 들어오고 있습니다.
보노보노: 어른들을 위한 동화
·805 단어수·2 분·
loading
공식적인 100번째 포스팅입니다. ^^; (몇 개의 비공개 포스팅도 있고, 지워진 포스팅도 있고 합니다만..)
뭔가 써야겠다고 생각했는데, 가장 좋은 것이 바로 제가 아바타로 쓰는 보노보노 이야기가 아닌가 생각합니다.
제 블로그가 특정 전공 분야에 치우쳐있으니까요..^^;
보노보노를 처음 본건 아마도 대학 4학년때가 아닌가 생각됩니다.
그전까지는 만화책방이란 건 제 사전에 없던 단어였으니까요..
PSL을 포함한 새로운 VHDL 표준.. Verilog를 넘을수 있을까?
·857 단어수·2 분·
loading
EEtimes를 보니 VHDL 2006 표준이 Accellera에서 승인되어서 IEEE standard 승인을 기다리게 되었다고 합니다.
VHDL 은 제 블로그에서도 몇번 다루었듯이, 초반의 열광적인 지지와는 반대로 설계 언어로서는 Verilog에 비하여 점유율을 높이지 못하고 있었지요. (Gartner Dataquest의 EDA 분석책임자인 Gary Smith 씨에 의하면 오늘날 하이엔드 디자인에서 VHDL 사용이 줄고있다고 합니다. [데이터 출처: EETimes])
