Posts

연일 30도를 넘나드는 더위가 계속되고 있습니다. 이럴때 항상 문제가 되는 것이 집중력이 떨어진다는 건데요.. 저도 마찬가지 입니다. (실은 개인적으로 좋은 일이 생겨서 그럴지도 모르겠습니다만 ^^;) 오늘만해도 gcc-MinGW에서 mti vpi 연결시키는 거 때문에 잠깐 modelsim userguide를 보다가, 딴짓을 하기 시작해서 대략한 5시간동안 딴짓을 했습니다.

예전에 소개해 드렸던 PeakStream이 Google에 인수되었습니다 (EETimes 뉴스). Multicore/GPU를 이용한 programming 방법론과 라이브러리, Toolkit을 갖추고 있는 peakStream이 강력한 배경인 Google에 인수됨으로써 Multiprocessor와 GPU를 위한 프로그래밍 API가 좀더 원활하게 개발 되고, 사용 될 가능성이 높아졌다고 봅니다.

Automated Functional Verification 방법에는 여러 가지가 있지만, testvector 발생 유닛(보통 Directed Random방식을 사용하지요?)과 golden model을 이용한 checker model을 만들어서 DUV(Design Under Verification)의 결과와 비교하는 것이 가장 편한 방법 중에 하나임은 부정할 수 없습니다. (여담입니다만, 국내에서는 많은 경우 golden model없이 설계하는 경우가 많아서 검증을 위하여 작성한 golden model이 실제로 RTL보다도 정확성이 떨어지는 경우가 있다는 것이 문제가 종종 발생합니다. 여기서는 golden모델의 확보에 대한 이야기는 나중으로 미루죠.) 보통 golden model은 C model을 이용하게 되는데, C 모델을 Verilog와 동시에 simulation하는 것은 그리 녹녹한 일이 아닙니다.

전자 엔지니어 뉴스 중 흥미 있는 뉴스 몇 가지.. **시높시스, 스웨덴의 ASIC 프로토타이핑 회사 인수 ** (<A title=http://www.eetkorea.com/ART_8800467221_839575_NT_77236ec4.HTM?click_from=RSS href=“http://www.eetkorea.com/ART_8800467221_839575_NT_77236ec4.HTM?click_from=RSS”>http://www.eetkorea.com/ART_8800467221_839575_NT_77236ec4.HTM?click_from=RSS) FPGA기반의 ASIC 프로토타이핑 회사란 거의 emulation이 아닌가 싶은데.. 여하튼 빠른 coverage를 위해서 도움이 될 것이라 생각합니다. 지난번 synopsys-verification seminar때 emulator관련 회사가 참석한 것도 이런 맥락이 아닌가 생각되구요

뭐랄까요.. 요즘 이런 저런 일로 바쁘다보니, 사람이 좀 얇팍하게 글을 쓰게되네요. 🙂 (퇴고 없이 그냥 온라인에서 쓰는 글이라 앞뒤가 없을지도 모르겠습니다.) 오늘은 여러분들께서 perl을 이용해서 Verilog HDL을 위한 testbench를 작성할 때 간단히 명령어 해석기를 만들어 사용하는 방법을 알려드리죠. 이 방법은 제가 JTAG을 위한 protocol을 만들다가 생각해낸 방법인데요.. 아주 유용하게 쓰고 있습니다. 얼마전 AXI FileReader와 같은 간단한 명령어 해석기가 필요할 때도 쉽게 적용할 수 있구요.

프로세서 개발 이후 한달 넘게(두달도 넘었나?) 매뉴얼 작업.. 교육 자료 작업, 벤치마크 결과 정리… 다음 프로세서의 스펙 정리.. 계속된 문서 작업으로 지쳐서 사실 blog에 글 쓸 엄두가 안났습니다. 내일 부터 교육인데 이거야 원.. 잘 할 수 있을지 모르겠습니다. —- 사운드 카드는 실험삼아 USB형 DAC인 Optoplay를 중고로 구매했는데.. “음질 짱이에요” 새 버젼보다 좋은 DAC이 있다는 정보에 그냥 장터를 둘러보던 중 둔에 띄었고.. 사용 결과는 대 만족입니다.

요즘은 많은 회사에서 pdf 파일을 만들어내고 있습니다. pdf 생성 프로그램으로 가장 유명한 건 Acrobat인데, 국내 법인이 아주 “바보” 같은 관계로 회사에서도 저는 Acrobat을 되도록 사용하지 않고 있습니다. Word문서를 Hyperlink가 가능한 PDF로 만들때만 문서 편집용 PC에 깔린 넘을 쓰기는 합니다만, 요즘들어서는 이런 목적으로도 Acrobat을 사용하는 일이 없어져 버렸습니다.

사실 검증이란 걸 처음 시작하면 정신이 아득해집니다. 도대체 뭘 어떻게 검증해야 하며, 언제 끝을 내야지만 하는가.. 이런 부분에 대한 교육이 부족했기 때문이겠지요 그래서, 이런걸 체계적으로 정리하자는 것이 “검증 계획(verification plan)”입니다. 설계 계획에 해당하는 spec. 작업이 설계에 있어서 가장 중요하듯, 검증에 있어서도 spec과 더불어 검증 계획이 중요합니다. 좀더 세분화된 검증 계획이 나중에 경험하게 될 인간 좀비가 될 시간을 줄여주는 거죠.

요즘들어 사실 지름에 대한 고민이 좀 생겼습니다. 제가 회사에서 대부분의 시간을 보내고(대충 8시40분 정도에는 출근해서, 9시정도까지 있으니까 12시간 정도 있나봅니다. workholic일까요? 아님 그냥 게으른 걸까요?) 있는데, 더 문제는 대부분의 시간동안 음악을 듣는다는 겁니다. 게다가, 제가 생각보다 귀가 좀 예민한 편이라 잡음을 잘 듣거든요.. 에구구.. 그래서, 회사 컴퓨터의 온보드 사운드에서 발생하는 잡음을 참지 못하고 사운드 카드를 달았죠.. 좀 저렴한 것으로..

Tool Vendor들의 세미나 계절인지라, Mentor도 검증 관련 세미나를 하는군요. 관심있으신 분은 참고하세요. 행사 일정: 5월 16일/ 임페리얼 펠리스 호텔 행사 등록: http://mentorkr.com/event/200705/form.html 오늘날의 SoC 디자인은 전체 SoC Verification 플로우 측면에서 최적의 효율성과 능률성을 가져올 수 있는 솔루션을 필요로 하고 있습니다. Mentor Graphics는 ESL(electronic system level design) 및 High-level-synthesis technology, 그리고 Advanced verification platform, Assertion-based verification, DFT 등의 업계 선도적인 verification 솔루션들을 통하여, 디자인 효율 및 생산성을 향상시키기 위한 다양하고 새로운 기술과 방법론을 데모와 함께 선 보일 예정입니다.