SoC

디지털 로직하는 사람들한테 타이밍 관련된 문제에서 가장 골치 아픈 것이 metastable 문제이라고 말씀 드렸었습니다. 사실, [metastable을 피하는 방법은 예전에 한번 posting한][1] 적이 있는데요. 요즘 IT-SoC의 온라인 강의를 듣다 보니 관련 내용이 있어서 간단한 팁을 하나 올립니다. Metastable을 피하는 가장 머리가 편한 방법은 2개의 F/F을 직렬로 사용하는 2-flop 방법입니다(절대적이지 않지만, 범용적으로 사용할 만한 방법이죠). 저렴한 방법으로는 하나의 F/F을 사용하는 1-flop 방식도 있습니다만, 1-flop 방식은 첫 번째 F/F이 공교롭게 meta level에 걸리는 경우 뒷부분의 회로가 영향을 받아서 망가질 수 있는 단점이 있지요 (따라서, 정해진 조건에서만 가능합니다.).

매우 간단한데 비교적 많은 분들이 모르는 듯 하여서..(회사 친구들도 제법 모르고..) cygwin 설치시 rxvt를 같이 설치합니다. (뭐, 나중에 setup 에서 추가 설치해도 관계 없습니다. cygwin.bat을 수정한다. 1@echo off 2C: 3chdir C:\cygwin\bin 4set TEXMFCNF=/usr/share/texmf-local/web2c 5set CYGWIN=tty 6C:\cygwin\bin\rxvt.exe -bg black -fg white -fn *바탕체-*-16-* -mcc -ls -g 100x55 -e bash --login -is 위의 부분에서 핵심은 –login 을 사용한다는 것. 폰트는 편한거 골라쓰세요. rxvt를 현재 디렉토리에서 다시 띄우는 경우에는 .bash_profile에서 다음과 같이 설정하면 된다.

쉽지 않은 상황 # 요즘 돌아가는 걸 보면 왠지 모르게 폭풍 전야 같다는 느낌을 받습니다(아니 실은 이미 많이 암울해졌지요.). 누구는 IMF 시즌 2라고도 하고.. 이렇게 저렇게 이쪽 업계가 어려워진 건 사실이죠. 비단 이쪽 업계만의 일은 아니겠습니다만, 요즘 들어 고개를 갸우뚱하게 하는 정책들이 발표되는 건 좀 희안하군요.

2주 전부터 몸 상태가 메롱메롱한데, 지난주에 그 상태로 IT-SoC 강좌를 하고 왔더니 평상시 보다 더 못한 강의를 하고 와서 멀리 누리꿈 스퀘어까지 찾아주신 분들께 죄송한 마음이 많습니다. 제가 수원 월드컵 경기장 앞에 살고 누리꿈 스퀘어는 상암에 있으니 수원 월드컵 경기장에서 서울 월드컵 경기장까지 이동하고 나면 정신이 하나도 없더군요. AXI 강좌를 맡아서 하게 된지 벌써 2년인데, 항상 듣는 이야기들 중의 하나가 학교에서 공부하시는 분들께서 AXI 버스 자체, 그리고 peripheral들을 구하기가 어려워서 많은 분들께서 고생하시고 있는 듯 합니다. ARM에서 university program을 운영하고 있는데, 거기에 AXI 관련 RTL이나 model에 대한 지원이 원활하지는 않은가 봅니다. 저희 회사에서도 일종의 university program을 운용 예정인데요. 실은IDEC의 MPW 프로그램과 연계를 통해서 적극적인 운용을 할 예정입니다. AHB based platform/AXI based platform 모두를 가지고 있습니다만, 일단 AHB 기반으로 출발해서 사용자 요구가 있으면 확대할 예정이지요.

한 2주전쯤에 google 크롬으로 작성한 글인데, 줄 띄어쓰기가 엉망이 되어서 이제서야 주섬 주섬 편집해서 올리네요.. — 비메모리 반도체의 경우 대부분 ASSP혹은 ASIC에 해당하는 시장을 노리고 있기 때문에 회사들이 작은 조직으로 편성되어 순발력을 발휘할 수 있도록 구성되는 경우가 많습니다. 작은 SoC 회사들의 경우 market이 보이는 경우 빠르게 아이템을 정하고 작은 조직이 가지는 의사 결정 속도의 잇점을 이용하여 먼저 시장에 진입하겠다는 것이 주된 전략이라고 할 수 있죠. 전쟁에서 경기병 같은 존재라고 할까요?

질문 게시판에 질문해 주신 분이 계셔서 적습니다. 제가 DFT쪽의 전공은 아니라서 개론적인 사항만 간략히 설명드리겠습니다. 더 자세한 부분은 책을 참고하시는 것이 좋을 것 같습니다. BIST는 말 그대로 Built-in self-test를 통하여 block을 check하는 방법을 의미합니다. 말 그대로 test vector generator와 result checker가 logic으로 내장되어 있어서 외부의 동작 없이 해당 블럭에 대한 검사를 수행하는 방법입니다.

저에게 가끔 메일 혹은 방명록을 이용하여 문의해 주시는 분들이 계십니다. 제가 훌륭한 실력이라면 쉽게 쉽게 대답을 해 드릴것인데, 아쉽게도 현실과 실력의 괴리가 큰 관계로…게다가 요즘엔 제가 진행하는 프로젝트가 막바지라 정신이 없지요. 답변을 기다리고 계셨을 분들께 깊이 사죄의 말씀 드립니다. PLI 관련 강의자료나 사이트 강의; 제가 알고 있기로 Verilog-PLI나 SystemC 관련된 강의로는 IDEC에서 다이나릿 기안도 박사님께서 하시는 강의가 거의 독보적인 것으로 알고 있습니다. 일단 SystemC 부분은 저도 들어봤는데, 매우 의미 있는 강의였습니다. Verilog-PLI는 제가 시간이 없어서 후배를 보내서 책만 사왔던 적이 있는데, 그 교재만으로도 Verilog-PLI를 편하게 살펴볼 수 있더군요.

Adobe의 Open Screen Project라는 것이 발표되었습니다. Flash가 최근의 RIA(Rich Internet Applications)에서 거의 표준처럼 사용되고 있지만, 상당한 연산량과 아도비의 약간의 폐쇠적인 라이센스 정책으로 인해서 모바일 기기에서는 SWF를 직접 재생하기 보다는 SWF를 다른 방법으로 conversion하여 재생하는 방법이 많이 채택되었었습니다. 이는 Adobe에서 각 device에 대하여 flash play를 최적화 할수 있는 방법을 제공하지 않았으며, 공개된 스펙에서도 decoder를 만드는 것은 라이센스 위반으로 정의해 두었기 때문에 벌어진 일이라 할 수 있겠습니다.

[지난 글][1]에 대하여 방명록에 문의를 주신 분이 계셔서 간단히 적어봅니다. 지난 글에서 Modeling (이후 TLM)이라는 것이 각광받고 있었지만, 설계에 있어서는 그리 쉽지 않고 tool의 지원이 미비해서 검증 분야에서 잘 되고 있다고 말씀 드렸었습니다. 이 부분에 대하여 kal9님께서 NoC의 경우 TLM이 더 쉽지 않겠는지에 대한 문의가 있으셨습니다. 일단, TLM의 장점은 추상화 정도(level of abstraction)가 높기 때문에 동작을 모델링하기 쉽고, 시뮬레이션이 빠르다는 장점을 가지고 있습니다. 따라서, multi-million gate를 지니는 SoC의 설계가 필요한 시점에서 각광을 받은 것이지요.

EDA Design Line 오늘자 기사를 보니 ASIC 합성분 야에서 압도적인 market share를 확보하고 있는 Synopsys가 FPGA 분야에서 가장 유명한 합성툴인 Synplify를 가지고 있는 Synplicity를 인수했군요. 현금으로 주당 $8으로 인수한 것이고 시장가 대비 약 50% 프리미엄을 주고 인수한 것이랍니다. 이제 논리 합성분야에 있어서는 Synopsys가 ASIC과 FPGA 양 분야에서 압도적인 영향력을 행사할 수 있게 되었군요. 몇 차례 언급한 바가 있습니다만, 논리 합성이라는 시장이 비메모리 분야에서 가장 중요한 분야 중의 하나이고, idea 단계를 실질적인 physical design으로 넘기는 일차적인 관문이므로, 이후의 P&R 시장 뿐 아니라, RTL 설계에 있어서의 coding style이라던지, DFT등에 미치는 영향이 아주 큰 부분입니다.