SoC

OVM과 AVM을 밀고 있는 mentor에서 verification academy를 열었습니다. [여기] 주소가 바뀌어서 https://verificationacademy.com/ 로 바꿨습니다. 현재는 아래의 세개 모듈로 구성되어 있으며, Flash 기반으로 구성되어 있어서 왠만한 웹브라우저에서는 모두 접근 가능하다는 장점이 있습니다. 단, 현재는 회사 메일로만 가입을 받고 있다고 적혀 있는데, 학생들도 가능할지는 모르겠습니다.

특허청의 Core-A라는 프로세서에 대한 상용화 지원을 도와달라는 부탁을 받은 것은 작년 말의 일인 것 같습니다. 개인적으로는 블로그에서 몇번 밝혔듯이 이 바닥 자체가 넓어지는 것이 제가 바라는 것입니다만, 프로세서 만들어 파는 회사에서 잠재적인 경쟁상대가 될 수 있는 프로세서에 대한 상용화 지원을 한다는 건 쉽지 않은 노릇이지요. 각 프로세서에 대한 포지셔닝에 대한 고민이 한동안 있었고, 결국은 상용화 지원을 도와주는 것으로 가닥을 잡았습니다. 단, 조건은 Core-A 뿐만 아니라 EISC 프로세서의 상용화도 같이 지원할 수 있는 지원 센터로 운용하겠다는 것이 중요한 부분이었습니다.

합성 스크립트 만들다가 얼마전에 모 선배가 합성에 필요한 파일 리스트 만드는 거 귀찮다고 한 것이 기억나서 만들어봤습니다. 뭐, TCL을 사용하시는 분들이면 다들 생각하실 만한 것이라 팁이라고 할 것 까지야 없겠습니다만, 처음 접하시는 분들에게는 도움이 될 것 같아서 올립니다. 보통 ncverilog로 시뮬레이션 할때 (다른 것도 마찬가지지만…), .f 파일로 불리는 파일리스트를 만들어서 사용하는데, 합성할때 이걸 왠만하면 사용할 수 있습니다.

IP 업계에서는 꽤나 유명한 ChipIDEA가 몇년전에 MIPS로 인수되더니만, 어제는 다시 Synopsys로 인수되었다고 하네요. ChipIDEA 는 아날로그 IP 분야에 있어서 상당한 이름을 가지고 있고, 거기에 걸맞는 상당한 가격(?)을 가지고 있는 회사이기도 하지요. 2007년인가 MIPS로 인수되어 MIPS Analog business group(ABG)이라는 이름으로 사업을 전개해왔었는데, 이번에 시납시스로 인수된 것이지요.

결국은 오라클이 SUN을 $7.4 billon에 인수했습니다. [관련기사: http://news.cnet.com/8301-1001_3-10223044-92.html?tag=newsEditorsPicksArea.0] 사실 IBM이 SUN을 인수하려고 했던것은 시너지를 노렸다기 보다는 오라클이 SUN을 인수하는 것을 막기 위한 포석이었다는 분석이 우세했습니다. 사실 IBM은 이미 power 아키텍쳐를 가지고 있으니 SUN과의 시너지를 기대하기는 어렵지요. 하지만, 오라클은 하드웨어와 소프트웨어를 묶어서 강력한 솔루선을 제공할 수 있으니, 시너지를 노릴 수 있고 솔루션 시장에서 강자인 IBM은 여기에 대항하려고 했던 것이지요.

제가 즐겨보는 microprocessor report가 이번에 행사(?)를 하는군요. 신규 가입만 가능하다니 ㅠㅠ; (기존 가입자를 위한 deal도 만들어라~) 저희 회사는 2년 짜리를 구매해 둔 상태라 관계 없는 상태입니다만, microprocessor report를 구매하시고자 하는 분들께는 좋은 소식이겠네요. 4월 30일까지구요. Processor watch라는 e-mail news letter에 가입자 대상인데, 이 뉴스 레터가 무료기 때문에 원래 가격(1년에 $895)보다 $200불 싸게 보실 수 있겠네요. (흠.. 환률 생각하면 흠.. 그래도 예전에 신청한 것이 유리한 것일 수도 있겠네요. )

Quiz # Veripage 라는 곳에서 느닷 없이 뉴스레터를 보내왔는데(그동안 왔을 텐데, 스팸 처리 되었을 가능성이 더 높지만..), 거기에 아래와 같은 문제가 있습니다. 다음에서 Z의 값은 어떻게 될까요? 1bit c, e, o, r, t; 2bit [2:0] v, w; 3bit [5:0] x, y; 4bit [6:0] z; 5 6v = {<<{c,e,r}}; 7w = {<<{r,o,c}}; 8x = {>>{v,w}}; 9y = {<<3{x}}; 10z = {>>{y,t}}; SystemVerilog를 써 보신 분들은 보신 적이 있으실 streaming concatenation 연산입니다. 간단히 설명드리면, 병합 연산을 수행하되 « 는 병합 순서에 있어서 right-to-left로, »는 left-to-right로 병합하라는 연산이지요. <<N{}은 N단위로 블록을 잡으라는 의미이구요.

가끔 올리는 짧은 소식 몇 가지. LPVMM # Synopsys에서 Low Power Verification Methodology Manual을 공개하였습니다 Solvnet ID가 있으시다면 누구라도 여기(http://www.vmmcentral.org/vmmlp)에서 다운 받으실 수 있습니다. 저는 다운만 받고 아직 훓어보지도 못해서 no comment입니다. ^^;

질문 게시판의 내용이지만, 답변은 여기에 ^^; http://theasicguy.com/2009/01/27/dvcon-survey-results-what-do-they-mean/ 에 DVCon Survey 결과가 있었습니다. DVCon은 가끔 언급했지만, verification 부분에서 가장 큰 행사 중의 하나이지요. ESNUG에서도 곧 여러가지 설문 결과나 행사 기간동안 가장 많이 팔린 책들에 대한 언급이 있을 텐데요.. 올 한해 책 지름의 기반이 되겠지요. 여하튼, 설문의 결과는 예상대로.. 라고 말씀드릴 수 있습니다.

간단한 것이지만, 포맷 할 때마다 까먹는 내용이라서.. Freeglut와 GLUT를 받아서 압축을 푼다. 모든 h 파일은 C:\Program Files\Microsoft SDKs\Windows\v6.0A\Include 에 복사한다. 모든 lib 파일은 C:\Program Files\Microsoft SDKs\Windows\v6.0A\Lib 에 복사한다. 모든 dll 파일은 C:\Windows\system32 에 복사한다. 당연히 설치되어 있는 Microsoft SDK 버전이나 설치 경로에 따라 디렉토리는 약간씩 다를 수 있다. OpenVG 관련되서 이런 저런 일을 하다보니 OpenGL을 사용할 일이 많습니다. 참조 구현(reference implementation)이 OpenGL 기반(이라고 하기도 그렇지요. 윈도우 띄우고 점 찍는데만 쓰고 있으니..)이라 관성이 생겨서 계속 쓰게 됩니다. Visual Studio Express는 MS에서 무료로 제공되는 툴이고, OpenGL도 이곳 저곳에 무료 구현이 많이 개발에 필요한 모든 것은 무료로 얻을 수 있지요.