IP Design

[verilog] wire와 reg

2006년 9월 13일·2885 단어수·6 분· loading

예전에는 verilog동호회니 asic동호회니 나름대로 활발히 활동했었는데, 점점 숙제도와주기 동호회가 되가서 잘 안가게 되었습니다. 정말 오랫만에 오늘 verilog동호회에 갔는데, 위의 질문이 있더군요. 저 질문은 제가 대답한 것만 한 3번 정도이고.. 자세히 정리해서 쓴적도 한번 있을 정도로 verilog를 배우시는 분들에게 있어서 이해가 어려운 부분이듯 합니다. (이제와서야 이렇게 이야기하지만, 되집어 생각해보면 저도 처음 배울때 위의 것의 차이를 잘 몰랐던것 같구요.)

perl 과 tcl.. 개인적인 느낌..

2006년 9월 12일·657 단어수·2 분· loading

SoC IP Design PERL Tcl

아마도 ASIC 엔지니어,그리고 경력이 좀 된다면 다들 간단한 쉘 프로그래밍이나, perl이나 tcl 정도는 다룰줄 아시리라 생각합니다. 부끄럽게도 저는 정말 간단한 정도의 할 줄 알다가, 1~2년 전부터 TCL을.. 1년전부터 perl을 좀 제대로 쓰고 있습니다. 예전에 했던 TCL은 사실 TK때문에 했던 것이라 상당히 간단한 수준이었고, 요즘에는 synopsys툴을 비롯한 많은 CAD툴에서 TCL 기반의 scripting을 지원하는 관계로 자주 쓰게 되었습니다. 잘쓰던건 아니지만, 예전에 했던 가닥이 있어서 그나마 쉽게 적응했지요.

PowerPC 안녕~

2006년 8월 23일·773 단어수·2 분· loading

SoC IP Design Power Architecture 마이크로 프로세서

완전 스포츠 신문 같은 제목이지만, 더이상 IBM과 freescale(모토로라의 반도체 부분)에서 PowerPC라는 로고는 사용하지 않는다고 한다. (물론 그 이름도 이제는 사라진다) PowerPC architecture는 embedded microprocessor부터 desktop, server 시장을 모두 동일한 사용자 명령어 셋으로 커버하는 강력한 호환성과 확장성을 지닌 프로세서 아키텍쳐였으며, 아마도 일반 컴퓨터 사용자들에게는 Mac에서 사용된 프로세서로 더 유명할 것이다.

Starcore가 망했다.

2006년 8월 22일·702 단어수·2 분· loading

SoC IP Design DSP Embedded Microprocessor Starcore

MPR(http://www.mdronline.com/mpr/) 최신호를 보니 가슴아픈 소식이 새로 올라왔다. Starcore가 망했다는 것이다. StarCore는 잘 알려져있는 것과 같이 상당히 유명한 축에 속하는 DSP processor IP를 판매하는 회사였으며, 모토로라와 아기어의 합작 벤쳐이기도 했다. 설계 방법이나 지원 라이브러리나 상당한 수준이었기때문에 발전이 기대되었던 회사였는데.. MPR은 회사의 기술력에도 불구하고(그래서, 별로 망할만한 이유는 없는듯 하지만 굳이 찾아보자면) 문을 닫을 수 밖에 없었던 이유로, 모회사인 agree에서 starcore기반의 SoC가 없다는 점과 starcore가 강력한(대신 비용은 좀 비싼) DSP를 지향한 반면 시장의 상황은 일반적인 성능의 DSP(필요하다면 이를 여러개 사용하고) dedicated fucntional block을 채택하는 경우가 많았다는 점(이는 embedded라면 전력 소모 관계로 flexablity보다 low power를 선택해야 하는 어쩔수 없는 선택일듯)을 꼽고 있다.

똑똑한 프로세서가 늘어난다.

2006년 8월 10일·592 단어수·2 분· loading

SoC IP Design Arm EISC 내장형 마이크로 프로세서 프로세서

ARM에서 기존의 시리즈 번호를 접고 새롭게 cortex시리즈를 시작한지도 일년정도 된것 같다. 저가, 저전력 컨트롤러 시장을 타겟으로하는 M시리즈와 고성능, 고속 내장형 마이크로 프로세서 시장을 타겟으로 하는 A시리즈에 이어, 메인 스트림 시장을 타겟으로 하는 R시리즈가 선보였다. 8단 파이프라인(실제적으로는 9단 파이프라고 생각된다.)으로 구성되어 있으며, 거의 ARM11의 파이프 구성과 유사하다. 하지만, synthsizable core로서 선보였으므로, cache SRAM에 더 많은 시간을 할당하기 위하여 파이프 구성을 새롭게 했다는 점이 다를것이다. 또한, 좀더 정밀해진 분기 예측기(global predictor를 사용한 건 의외이긴 하다.)를 내장하고 있으며, 벤치마크에 따라서는 95%까지 예측 성공율을 보여준다고 한다.(이 이야기는 그야말로 벤치마크에 따라서겠다.. 그동안 논문에서 보아온 global predictor의 성능으로 보았을때는 말이다..)

AMD와 Intel의 전쟁 그 2막.

2006년 7월 12일·914 단어수·2 분· loading

SoC IP Design Alpha AMD CISC Core Architecture HPPA Intel X86

이번에 회사에서 Microprocessor Report를 구독하기로 결정해서, 무려 900불에 육박하는 돈을 내고 구독을 신청했다. 프로세서하는 사람들에게 MPR은 아주 신속한 기술적 정보를 전해준다는 장점이 있다. 예전에 학교에서 구독했을때는, 괜찮은 기사가 나오면 바로 세미나 모드여서.. 그리 반갑지만은 않았지만..^^; 지난 주에 AMD Round II 라는 기사가 실렸는데, The Processor Wars Heat Up이라는 기사와 더불어 인텔과 AMD의 치열한 전쟁에 대해서 다루고 있다.

embedded microprocessor; 인텔과 AMD의 선택

2006년 7월 1일·679 단어수·2 분· loading

SoC IP Design Embedded Microprocessor

인텔에서 ARM기반의 strongARM와 XScale 사업에서 손을 땐다고 한다. 그리고, 뒤를 이어 AMD도 MIPS기반의 알케미 사업에서 손을 땐다고 한다. 이상한 일이라고 생각하실 분들도 많겠지만, 자연스러운 변화라고 본다. 인텔과 AMD에서 타겟으로 하는 내장형 마이크로 프로세서는 이쪽 분야에서는 high-end라 볼수 있고, embedded에서 high end는 현재 PDA나 PMP라 할 수 있겠다. 특히, 사용자들의 요구가 PMP쪽으로 방향이 바뀌고 있는데, 이때 중요한 것이 얼마나 많은 코덱을 지원할 수 있으냐가 되겠다. 현재 상태에서 가장 많은 코덱을 지원할 수 있는 아키텍쳐는 명백하게 x86이다. 그리고, PMP쪽에서 요구하는 저전력/고성능이라는 요구는 low-end mobile cpu의 요구사항과 일치한다. 따라서, ARM이나 MIPS의 성능을 끌어올리기 위해 SIMD기능을 아주 강력하게 추가하고, 클럭을 높이기 위하여 파이프라인의 깊이를 깊게하는 것보다는 기존의 mobile cpu로 대치하는 것이 합당하다고 생각했을 것이다.

프로젝트 관리

2006년 6월 20일·537 단어수·2 분· loading

SoC IP Design 프로젝트

원래 프로젝트 관리라는 것이 소프트웨어 공학 부분에서 상당히 중요한 요소였는데, 이제는 하드웨어쪽에서도 소프트웨어 공학적인 프로젝트 관리가 중요시 되고 있다. 2년전인가 PMP(Portable Multimedia Player 가 아니라 Project Mangement Professional이다) 자격증을 취득해볼까 하고 생각했던 적이 있었는데, 당시에 졸업에 바빠서 자격증 취득에까지 다다르지는 못했지만, 여러면에서 많은 도움을 받고 있다.

저전력 설계 기법..

2006년 6월 6일·1045 단어수·3 분· loading

SoC IP Design 아키텍트 저전력

아무래도 ASIC의 존재 이유가 월등한 성능이라는 측면보다는 비용과 전력소모라는 쪽으로 이동하고 있는 시대이다 보니, 저전력 설계라는 것이 중요한 이슈가 되고 있습니다. 저도 예전에 석사시절에 저전력 CAD도구를 주제로 논문을 썼었는데, 그때 제가 잠정적으로 내린 결론은 이미 만들어진 아키텍쳐에서 RTL수준에서 해낼 수 있는 저전력 설계란 제한적이다.. 라는 사실입니다.

verilog HDL, System Verilog, system C, e, vera.. PLI

2006년 6월 1일·업데이트 날짜: 2025년 10월 22일·1589 단어수·4 분· loading

SoC IP Design PLI Verilog HDL

Design & Verification Languages # 대충 ASIC 엔지니어들이 사용하는 언어들이죠.. 아니! VHDL을 빼 먹었잖아~! 하고 말 하시는 분도 있겠지만, 개인적으로 석사 3학기때 이후로 VHDL은 안쓰고 있는지라, 잘 몰라서 그렇다.. 라고 생각하셔도 좋겠습니다. 또한, 개인적으로는 VHDL이 verilog에 비하여 많은 부분에서 상당히 밀리고 있으며, 그것이 요즘 경향이라고 생각하고 있는 점도 없지않아 있습니다.